

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-049779
 (43)Date of publication of application : 21.02.1995

(51)Int.Cl. G06F 9/315
 H03M 13/22
 H04B 14/04


(21)Application number : 05-211077 (71)Applicant : MATSUSHITA ELECTRIC IND CO LTD
 (22)Date of filing : 04.08.1993 (72)Inventor : OKAMOTO MINORU
 UEDA KATSUHIKO
 ASANO NOBUO

(54) METHOD AND DEVICE FOR INTERLEAVING

(57)Abstract:

PURPOSE: To reduce the storage area of relative addresses furthermore by adding a reference value common to all addresses and a relative address peculiar to each address to generate address information for the storage area of data after interleave processing.

CONSTITUTION: Only relatively changing parts of storage destination addresses in a data memory 100 of data, which are obtained by processing of data bits before interleave processing, and bit positions are stored in an address memory 220 in order from relative address 0. The reference value for write of data after interleave processing to a data memory 100 is stored in a pointer 240. Data is read out from the address designated by a pointer 221 of the address memory 220, and relative address information 222 of this data and the reference value in the pointer 240 are added by an adder 242, and the result is stored in a pointer 124. Thus, the relative value obtained by subtraction of the reference value is taken as information to be held in the address memory 220.



LEGAL STATUS

[Date of request for examination] 09.01.1998
 [Date of sending the examiner's decision of rejection]
 [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
 [Date of final disposal for application]
 [Patent number] 2999101
 [Date of registration] 05.11.1999
 [Number of appeal against examiner's decision of rejection]
 [Date of requesting appeal against examiner's decision of rejection]
 [Date of extinction of right]

Copyright (C) 1998,2003 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 特 許 公 報 (B 2)

(11)特許番号

特許第2999101号
(P2999101)

(45)発行日 平成12年1月17日(2000.1.17)

(24)登録日 平成11年11月5日(1999.11.5)

(51)Int.Cl.⁷
G 0 6 F 9/315
H 0 3 M 13/27
H 0 4 B 14/04

識別記号

F I
G 0 6 F 9/30 3 4 0 D
H 0 3 M 13/22
H 0 4 B 14/04 F

請求項の数2(全13頁)

(21)出願番号 特願平5-211077
(22)出願日 平成5年8月4日(1993.8.4)
(65)公開番号 特開平7-49779
(43)公開日 平成7年2月21日(1995.2.21)
審査請求日 平成10年1月9日(1998.1.9)

(73)特許権者 000005821
松下電器産業株式会社
大阪府門真市大字門真1006番地
(72)発明者 岡本 稔
大阪府門真市大字門真1006番地 松下電器産業株式会社内
(72)発明者 上田 勝彦
大阪府門真市大字門真1006番地 松下電器産業株式会社内
(72)発明者 渋野 延夫
大阪府門真市大字門真1006番地 松下電器産業株式会社内
(74)代理人 100079544
弁理士 斎藤 熟
審査官 伊知地 和之

最終頁に続く

(54)【発明の名称】 インターリープ装置

1

(57)【特許請求の範囲】

【請求項1】 インターリープ処理前のデータの記憶域と
インターリープ処理後のデータの記憶域とを含む第1の
記憶手段と、
前記インターリープ処理後のデータの記憶域の番地情報
と、該データのインターリープ処理後のビットのビット
位置情報とを記憶する第2の記憶手段と、
前記インターリープ処理前のデータのインターリープを
希望するビットの状態を判別するビット判別手段と、
前記番地情報に基づき前記第1の記憶手段から読み出され
たインターリープ処理後のデータの、該データに対する
前記ビット位置情報により指定された位置のビットを前
記ビット判別手段の出力に応じセットもしくはリセット
の操作を行なう演算手段と、
前記演算手段の出力を前記インターリープ処理後のデータ

10

2
タの記憶域に書込む書込手段とを備え、
前記第2の記憶手段に記憶した番地情報とビット位置情
報はポインタを順々に1増分することにより得られること
を特徴とするインターリープ装置。

【請求項2】 前記第2の記憶手段に記憶の番地情報は相
対的番地情報であり、
前記インターリープ装置は、更に、
前記相対的番地情報と共同して前記番地情報を構成する
基準値を含むポインタと、
前記相対的番地情報と前記基準値とを加算して前記イン
ターリープ処理後のデータの記憶域の前記番地情報を出
力する加算器と、を含むことを特徴とする請求項1記載
のインターリープ装置。

【発明の詳細な説明】
【0001】

【産業上の利用分野】本発明は送信データのインターリープ処理を行なうインターリープ装置に関するものである。

【0002】

【従来の技術】近年、デジタル信号処理プロセッサ(以下DSPと略称する)を通信分野に適用する場合、送信データに対する処理の1つとして、インターリープ処理を行なうようにしている。このインターリープ処理は、順序通りに並べられたビット列をある一定の規則に基づいて並べかえる処理である。

【0003】DSPにおけるインターリープ処理は、例えば、以下のような手順によって行なわれる。それは、インターリープすべき順序通りに並べられたデータをメモリから読み出し、そのデータを特定のビット数だけシフトし、シフトされたデータとインターリープ処理をして格納する特定番地(例えば、A番地)のメモリデータとの論理和を計算し、その計算結果をメモリのA番地に格納して行われる。この手順を送信データのビットの数だけ繰返すことによってインターリープ処理が完成する。

【0004】以下、上記の従来技術によるインターリープ装置について、図3に従いその構成を説明する。図3は従来のインターリープ装置の構成を示すブロック図である。

【0005】図3において、300は1語又は1ワード当たりNdビット(Ndは正の整数、例えば16)で構成される複数の語からなるインターリープ処理前の又は処理すべきデータの記憶域と、インターリープ処理後のデータ又は処理されるべきデータ(既にインターリープしたビットを有し、更に継続してインターリープすべきものを含む)の記憶域とを含むデータメモリ、324はデータメモリ300のアクセス番地を指定し、インターリープ処理後のデータが格納される番地を保持するピント、340はデータメモリ300から読み出されたインターリープ処理後のデータを入力し、それを後述のレジスタ342で示すビット数だけシフトするシフタである。

【0006】更に、342はシフタ340がシフトするビットの数を供給するレジスタ、360は後述のレジスタ370から出力したデータとデータメモリ300から読み出されシフタ340でシフトされたデータとを入力して論理演算する論理演算器、370はNdビット(Ndは正の整数、例えば16)で構成され、論理演算器360またはデータメモリ300からデータを入力するレジスタ、380はここで実行するプログラムを格納するプログラムメモリ、382はプログラムメモリ380から読み出された命令を解読するデコーダ、384は論理演算器360の動作を制御する制御信号、である。

【0007】以下、図3、図4、図6、図9に従い、上記のように構成されたインターリープ装置によってイン

ターリープ処理を実行するその動作について説明する。ここで、図4は従来のインターリープ処理によりインターリープすべき又はインターリープ処理前のデータの格納状態を示す構成図である。図6はインターリープ処理によりインターリープ処理後のデータの格納状態を示す構成図である。図9はプログラムメモリに格納された従来のプログラムの例を示す図である。尚、図3については前述した。

【0008】以下で説明するインターリープ処理は、例10 えば、図4に示した状態でデータメモリ300に格納されているインターリープ処理前のデータを図6に示すように並べかえるものとし、図4に示すように、インターリープ処理前のデータD1乃至DNtは0番地から順にその最下位ビットに格納されており、また、図6に示すデータメモリ300の領域には初期値として0が既に格納され、データメモリ300及びレジスタ370は16ビット(Nd=16)構成という条件の下で行われるものと仮定する。

【0009】一方、プログラムは、図9に示すように、20 プログラムメモリ380の各番地(n~n+m)に格納されており、その処理は番地順に従って行うものとする。以下、その処理手順について番地順に説明する。

【0010】【プログラムメモリ380:n番地】データメモリ300のピント324(ピント324には予め100を格納しておく)で指定された番地から(予め0···0に初期化されている)データを読み出しレジスタ370に格納する。

【0011】【プログラムメモリ380:n+1番地】30 レジスタ342にシフタ340でシフトするビット数を設定する。本例では、最初、図4に示すように、データメモリ300の0番地に格納されているデータD1をレジスタ370のビット15に格納するため、シフトビット数15を設定する。

【0012】【プログラムメモリ380:n+2番地】データメモリ300の0番地のデータ‘0···0’をシフタ340に読み出し、そこでレジスタ342に保持されているシフトビット数‘15’だけ上位側にシフトし、それを論理演算器360に送る。そこで、15ビット位置にシフトされたデータ‘D10···0’とレジスタからのデータ(予め格納された‘0···0’)との論理和(オア)を計算し、その結果のデータ‘D10···0’をレジスタ370に格納する。これにより、レジスタ370のビット15にD1を格納することができた(他のビット位置は全部0)。

【0013】それ以降のインターリープ処理も上記同様にプログラムを進め、ビットを付加してインターリープ処理を実行することができる。すなわち、プログラムメモリ380における次のプログラムn+3番地及びn+4番地においても、n+1番地及びn+2番地のプログラムと類似する動作を行う。しかし、ここでは、データ

メモリ300の16番地に格納されているビットD17をデータメモリ300の100番地のD1の次のビット位置（ビット位置14）に格納するインターリープ処理を実行することになる。

【0014】実際には、前回の演算結果のデータ‘D10 ··· ··· 0’はレジスタ370に格納されているので、それを取出して論理演算器360の一方の入力に挿入する。他方、データメモリ300の16番地に格納されているデータビットD17（ビット位置0に格納されている）を読み出し、シフタ340において上位に14ビット位置シフトして論理演算器360の他方の入力に挿入する。論理演算器360から両入力データの論理和‘D1 D17 0 ··· ··· 0’が出力され、それをレジスタ370に格納し、前に格納されていたデータ‘D10 ··· ··· 0’と置き換える。このインターリープ処理において、ビットD17が0の場合は‘D10 ··· ··· 0’、ビットD17が1の場合は‘D11 ··· ··· 0’となる。D1の値も勿論0か1である。

【0015】以上説明したn+3番地及びn+4番地のプログラム処理と同様な動作をNd回（本例では16回）実行して、最後にn+31番地及びn+32番地のプログラム処理を終了すると、レジスタ370の全ビットが完成する。

【0016】[プログラムメモリ380:n+m番地]レジスタ370に格納されている完成した16ビットのデータをデータメモリ300のポインタ324で指定した番地（100番地）に格納し、ポインタ324の値を1増分す（ポインタ324の増分機構は図示せず）。これにより、データメモリ300のポインタ324で指定した番地（100番地）にはインターリープ処理が完成した後のデータ（16ビット）を格納することができることになる。

【0017】以後、プログラムメモリのn番地からn+m番地と同様な処理をデータメモリ300の101番地以下の番地についても同様に実行することによりインターリープ処理が完了する。（例えば、「MN1901/MN1909ユーザーズマニュアル6、99、104頁（松下電子工業刊）」に示された命令セット、及びハードウェア構成により上記処理を実行することができる。）

【0018】

【発明が解決しようとする課題】しかしながら、上記のような構成でインターリープ処理を行なうと、プログラムメモリ380及び、データメモリ300に非常に大きな記憶領域を必要とする。すなわち、プログラムメモリ380においては、n+1番地及びn+2番地の2命令中で使用するレジスタ342に対するシフトビット数（上記の例では、最初15、次に14）、およびデータメモリ300から読みだすべき番地の指定（上記の例では、最初0番地、次に16番地）は、インターリープす

べきデータ毎に固有の値であるため、プログラムごとに用うべき番地指定をループ処理（繰り返し処理）で実行することができない。従って、プログラムをループ処理できないので、プログラムメモリ380の使用量は1回のインターリープ処理（Nt個のデータに対し）において、n+1番地及びn+2番地の命令に相当する命令をインターリープすべきデータの個数（Nt個）分実行しなければならないことになる。そのため、プログラムは2×Nt語（1語は下記のように、本例ではNiビット）だけ記述する必要がある。（本例では、インターリープ処理後のデータのデータメモリ300における最初の格納番地を100番地としたが、Nt=230とした場合はそれを230番地以降としなければならないことになる。）

【0019】又、図9に示すn番地及びn+m番地に相当する2つの命令はNd回ごとに一回実行するので、Nt/Nd個記述する必要がある。従って、プログラムメモリ380の1語当りのビット数をNi（Niは正の整数）ビットとすると、使用メモリは全体として（2×Nt+2×Nt/Nd）×Niビットの領域をインターリープ処理のために確保しなければならない。また、データメモリ300においては、Nt×Ndビットの領域（図4）をインターリープ処理前のデータ格納領域として確保しなければならない。従って、全体として、例えば、Nt=230、Nd=16、Ni=32とすると、プログラムメモリ380において15640ビット、データメモリ300においては3680ビット、全体で19320ビット必要となる。

【0020】このように、上記のような構成でインターリープ処理を実行する場合、プログラムメモリ380及びデータメモリ300の回路規模が非常に増大するという問題があった。

【0021】本発明は、上記の問題に鑑みてなされたもので、インターリープ処理の実行に必要なプログラム及びデータを記憶するプログラムメモリ及びデータメモリが占有する記憶領域を大幅に縮小したインターリープ装置を提供することを目的とする。

【0022】

【課題を解決するための手段】本発明によるインターリープ装置は、上記の問題を解決するため、インターリープ処理前のデータの記憶域とインターリープ処理後のデータの記憶域とを含む第1の記憶手段と、インターリープ処理後のデータの記憶域の番地情報と、該データのインターリープ処理後のビットのビット位置情報とを記憶する第2の記憶手段と、インターリープ処理前のデータのインターリープを希望するビットの状態を判別するビット判別手段と、番地情報に基づき第1の記憶手段から読み出されたインターリープ処理後のデータの、該データに対するビット位置情報により指定された位置のビットをビット判別手段の出力に応じセットもしくはリセット

の操作を行なう演算手段と、演算手段の出力をインターリープ処理後のデータの記憶域に書込む書込手段と、を備えたことを特徴とする。

【0023】本発明によるインターリープ装置は、更に、上記の問題を解決するため、第2の記憶手段に記憶されている番地情報を相対的番地情報とし、インターリープ装置は、更に、相対的番地情報と共同して番地情報を構成する基準値を含むポインタと、第2の記憶手段からの相対的番地情報とポインタからの基準値とを加算してインターリープ処理後のデータの記憶域の番地を指定する番地情報を出力する加算器と、を含むことを特徴とする。

【0024】

【0025】

【0026】

【作用】本発明によれば、インターリープ処理後のデータの記憶域に対する番地情報とそのインターリープ処理後のビットの位置を指定するビット位置情報を記憶する記憶手段を設け、その番地情報とビット位置情報によりインターリープ処理後のデータの番地とビット位置とを個々に任意指定することができるようとしたことにより、インターリープ処理前のデータの全ビット位置にインターリープ処理前のビットを記憶することができると共に、該インターリープ処理前のデータを同一プログラムの反復で番地指定可能にして、インターリープに使用するメモリ領域を大幅に削減することができる。

【0027】また、インターリープ処理後のデータの記憶域に対する番地情報を全番地に共通の基準値と各番地に固有な相対的番地とを加算して生成するようにしたことにより、相対的番地の記憶域を更に削減することができる。

【0028】

【実施例】以下、添付図面を参照して、本発明の実施例を詳細に説明する。先ず、図1、5、6、7、10に基づき、本発明の第一実施例によるインターリープ装置について詳細に説明する。図1は、本発明の第1実施例によるインターリープ装置の構成を示す構成図である。

【0029】図1において、100は1語あたりNdビット (Ndは正の整数、例えば16) 構成で、複数語からなるデータメモリ、110はデータメモリ100からインターリープ処理前のデータを読出すために指定する番地を保持するポインタ、120はデータメモリ100に対しインターリープ処理後のデータを書込む際に指定する番地データ及びビット位置情報を保持するアドレスメモリ、121はアドレスメモリ120のアクセス番地を指定するポインタ、122はアドレスメモリ120から出力する番地データ、123はアドレスメモリ120から出力するビット位置情報、124は番地データ122を保持し、データメモリ100に対しインターリープ処理後のデータの格納番地を与えるポインタである。

【0030】130はビット位置情報123と後述のラッチ167に記憶されたフラグとを入力する制御装置であつて、後述のフラグ (ラッチ167の値) が0の場合は、ビット位置情報123で示したビットのみが値0で、他のビットすべてを値1にした後述のデータ132 (例えば、ビット位置情報123で指定したビット位置が15であると '01.....1' となる) を後述の論理演算器160の一方の入力に出力すると同時に、フラグが0の場合には論理積 (アンド) を計算させるよう論理演算器160の動作を制御する制御信号134を制御部186に出力する。

【0031】又、制御装置130は後述のフラグ (ランチ167の値) が1の場合は、ビット位置情報123で示したビットのみが値1で、他のビットすべてを値0にした後述のデータ132 (例えば、前述のように、指定したビット位置が15であると '10.....0' となる) を後述の論理演算器160の一方の入力に出力すると同時に、フラグが0の場合には、論理和 (オア) を計算させるよう論理演算器160の動作を制御する制御信号134を制御部186に対して出力する。

【0032】更に、132は制御装置130から論理演算器160に出力するデータ (前述)、134は制御装置130から制御部186に出力して論理演算器160に対し論理積を実行するか又は論理和を実行するかの指示を与える制御信号188を制御部186から出力せる制御信号、150は後述のレジスタ170からのデータ及びデータメモリ100の出力データを入力し、どちらか一方を選択して論理演算器160の他方の入力に出力するマルチプレクサ、160はデータ132とマルチプレクサ150からの出力データとを入力し、制御信号188に応答して論理積か又は論理和を計算する論理演算器である。

【0033】更に、165は論理演算器160の出力データを下位側に1ビットシフトし、後述のレジスタ170にシフトした結果を出力し、及びその最下位ビットをラッチ167に出力するシフタ、167はシフタ165の出力データの最下位ビット (フラグ) を保持するラッチ、170はr0及びr1の2語からなり、1語あたりNdビット (Ndは正の整数、例えば16) で構成され、シフタ165からの出力データを入力してそれをデータメモリ100及びマルチプレクサ150に出力するレジスタである。

【0034】180はインターリープ処理用プログラム (例えば、図10、11に示す) を格納するプログラムメモリ、182はプログラムメモリ180から読出された命令を解読するデコーダ、184はデコーダ182から制御部186に出力される制御信号、186は制御信号184及び制御信号134を入力し、論理演算器160の動作を制御する制御部、188は制御信号134の50入力に応答して制御部186から論理演算器160に出

力してその計算（論理積又は論理和）を制御する制御信号である。

【0035】又、図1において、ポインタ110、マルチプレクサ150、論理演算器160、シフタ165、レジスタ170、及びラッチ167によってビット判別手段を構成し、制御装置130、データ132、制御信号134、マルチプレクサ150、論理演算器160、制御部186、及び制御信号188によって演算手段を構成し、レジスタ170、及びデータメモリ100によって書き手段を構成している。

【0036】以下、上記のように構成された本第1実施例によるインターリープ装置において、インターリープ処理を実行する動作を図1のほか、図5乃至図7、図10を用いて説明する。図5は本発明によるインターリープ処理前のデータの格納状態を示す構成図である。図6はインターリープ処理後のデータの格納状態を示す構成図である。図7は本第1実施例のインターリープ処理に使用するアドレスメモリのデータ格納状態を示す構成図である。図10はプログラムメモリに格納された本第1実施例のインターリープ処理に使用するプログラムの例を示す図である。尚、図1については前述した。

【0037】以下で示すインターリープ処理動作は、例えば、データメモリ100に図5に示した状態で格納されているインターリープ処理前のデータを図6に示すように並べかえるものとし、インターリープ処理前のデータD1乃至DNtは、図5に示すように、0番地を先頭番地として最下位ビットから最上位ビットまで順に格納されており、データメモリ100及びレジスタ170は16ビット（Nd=16）で構成されるという条件の下で行われるものと仮定する。

【0038】アドレスメモリ120には、インターリープ処理前のデータ・ビットD1～DNtそれぞれに対するインターリープ処理後のデータのデータメモリ100に対する格納先番地及びそのビット位置が0番地から順に、本実施例では図7に示すような形式で格納されている。また、ポインタ121には予め0が格納されているものとする。

【0039】プログラムメモリ180には、図10に示すプログラムが格納されている。以下、そのプログラムメモリ180の番地に従い、n番地から順に処理の手順を説明する。

【0040】【プログラムメモリ180:n番地】ポインタ110によって指定されたデータメモリ100の番地（0番地）のデータをマルチプレクサ150、論理演算器160、及びシフタ165を経由してレジスタ170のr1に格納し、同時に最下位ビット（D1）をラッチ167に格納する。更に、ポインタ121で指定したアドレスメモリ120の番地（最初は0番地）のデータを読み出し、番地データ122をポインタ124に格納する。本例による番地データによると、初回はアドレス

メモリ120の0番地を指定したからポインタ124の値は100となる（図7）。それと同時に、ポインタ110の値を1増分する（ポインタ110の増分機構は図に示していない）。

【0041】【プログラムメモリ180:n+1番地】n+2～n+4番地に示すプログラムの処理を繰り返す回数は、本例では処理を1語ごとに行うから、「Nd-1=15」を設定する。なお、処理の繰り返し実行の機構は図に示していない。

10 【0042】【プログラムメモリ180:n+2番地】インターリープ格納命令を実行する。この命令はデータメモリ100のポインタ124で指定した番地（本例では100番地）のデータの指定ビット位置にラッチ167の値（本例では、下記のように、D1=0であれば0、D1=1であれば1）をセットして、レジスタ170のr0に格納し、同時にポインタ121を1増分する（101になる）というものである。すなわち、プログラムメモリ180からこの命令が読みだされると、データ182で解読され、インターリープ格納命令の実行を制御する制御信号184が出力される。

【0043】一方、制御装置130は、以下に述べるようなデータ132及び制御信号134を出力する。すなわち、ラッチ167の値（D1）が0のときは、ビット位置情報123で指定したビット位置（本例では図7に示すように、その0番地でビット位置15を指定）のビットを0とし、他のビットすべてを1に設定したデータ132を出力する。それは、x'7FFF'で示される。（xは16進数であることを示し、7は0111、Fは1111を示す）。同時に、論理演算器160において論理積を計算させるよう制御する制御信号134を制御部186に出力する。

【0044】同様に、ラッチ167の値（D1）が1のときは、ビット位置情報123で指定したビット位置（上記と同じく15）のビットを1とし、他のビットすべてを0に設定したデータ132を出力する。従って、この場合は、x'8000'となる。（上記同様、8は1000、0は0000を示す）。同時に、論理演算器160に対し論理和を計算させるよう制御する制御信号134を制御部186に出力する。

40 【0045】制御部186は、プログラムメモリ180からの制御信号184の制御に基づき、上記のように制御信号134に応答して、論理演算器160に対し論理積または論理和を計算させるよう制御する制御信号188を出力する。

【0046】論理演算器160は、ポインタ124で指定されたデータメモリ100の100番地（本例では、最初、100番地から始まる）のデータ（最初は内容不明又は不明'xxxx...'）とデータ132（0111...1、又は100...0）を入力し、制御信号188で制御される計算（論理積又は論理和）を実行し

て、その結果を r_0 に格納する。

【0047】すなわち、本例では、D1が0の場合は、ポインタ124で指定されたデータメモリ100の番地（100番地）のデータ ‘ $x x \dots x$ ’ とデータ132の内容 x ‘7FFF’（01……1）との論理積を計算し、D1が1の場合は、ポインタ124で指定されたデータメモリ100の番地（100番地）のデータ ‘ $x x \dots x$ ’ とデータ132の内容 x ‘8000’（10……0）との論理和を計算する。これにより、D1が所定のビット位置に格納できたことになる。ここで、ポインタ121を1増分してアドレスメモリ120の1番地を指定し次の処理に備える（ポインタ121の増分機構は図示していない）。

【0048】[プログラムメモリ180 : $n+3$ 番地] ポインタ124で指定されたデータメモリ100の番地（100番地）にレジスタ170の r_0 に格納されているデータを格納する。これにより、データメモリ100の0番地に格納されているデータのビット位置0（図5）の1ビット（D1）に対するインターリープ処理が完了したことになる。

【0049】[プログラムメモリ180 : $n+4$ 番地] レジスタ170の r_1 に格納されているデータ（本例では、‘D16、……、D3、D2、D1’）をマルチプレクサ150及び論理演算器160を介してシフタ165に格納し、そこで下位側に1ビットのみシフトして、次のビットD2を最右端に配置する。その結果を再び r_1 に格納すると同時に、最下位ビット（D2）をラッチ167にフラグとして格納する。

【0050】そこで、前述同様、ポインタ121で指定したアドレスメモリ120の番地（上記で1番地に増分した）のデータ（図7の1番地に示すように、番地データ = 102、ビット位置データ = 1）を読み出し、番地データ122をポインタ124に格納する。従って、ポインタ124の値は、現在では102となる。続いて、繰返し処理の先頭番地（ $n+2$ 番地）に戻る。以降、 $n+2$ 番地から $n+4$ 番地を N_d-1 (= 15) 回繰り返すことによって、D1～DNd (D16) のデータに対するインターリープ処理を実行することができる。その終了後、プログラムはプログラムメモリ180の $n+5$ に進む。

【0051】[プログラムメモリ180 : $n+5$ 番地] n 番地に分岐し、そこで次にインターリープすべきデータが格納されているデータメモリ100の番地を指定して、上記同様の回数の処理を繰り返す（本例では、前回、既に1番地増分してあり、1番地を指定する）。

【0052】次に、インターリープすべきビットD17を上記でインターリープしたデータ ‘ $0 x x \dots x$ ’ 又は ‘ $1 x x \dots x$ ’ (x は不問又は不明ビット)（図6の100番地にD1のみがインターリープされている状態）に対し如何に加えるかについて説明す

る。上記のように、プログラムメモリ180の n 番地に戻り、そこで、ポインタ110によりデータメモリ100の1番地を指定すると、図5の1番地に示すようなデータ ‘……、D18、D17’ が読み出され、レジスタ170の r_1 に格納されると同時に、その最下位ビットD17 (0又は1) がラッチ167にフラグとして格納される。

【0053】次に、プログラムメモリ180を $n+2$ 番地へ進め、ポインタ121の指定によるアドレスメモリ120の、例えば、16番地を指定して、その番地情報（本例では、番地データ（100）、ビット位置データ（14））を読み出し、ポインタ124を介してデータメモリ100の100番地のデータ（前回インターリープした ‘D1 x x … x’ が格納されている）を読み出し、論理演算器160において、前回同様、ビットD17が0の場合は ‘1011……1’ と論理積され、ビットD17が1の場合は ‘0100……0’ と論理和され、その結果がレジスタ170の r_0 に格納される。このようにして、レジスタ170の r_0 に格納されたデータは、ビットD17が0の場合は ‘D1 0 x x … x’、ビットD17が1の場合は ‘D1 1 x x … x’ となる（このD1の値は、勿論0か1である）。以下、前述同様にプログラムを進め、ビットを付加してインターリープを実行することができる。

【0054】以上の手順により、インターリープ処理前のデータD1～DNtに対し如何にインターリープ処理を実行するかについて説明した。次に、その際必要とする各種メモリの記憶領域の大きさについて説明する。すなわち、プログラムメモリ180については上記6ステップの繰り返しとなるため、 $6 \times N_i$ ビット（ N_i はプログラムメモリ180の1語のビット数、 N_i は正の整数）、データメモリ100については N_t ビット、アドレスメモリ120については $N_t \times N_a$ ビット（ N_a はアドレスメモリ120の1語のビット数、 N_a は正の整数）となる。

【0055】例えば、前述の従来技術の場合同様、 $N_t = 230$ 、 $N_d = 16$ 、 $N_i = 32$ 、 $N_a = 12$ とすると、プログラムメモリ180は $N_i \times 6 = 32 \times 6 = 192$ ビット、データメモリ100は $N_t = 230$ ビット、アドレスメモリ120は $N_t \times N_a = 320 \times 12 = 2760$ ビット必要となる。従って、全メモリでは3182ビット必要となる。このビット数からわかるように、本発明は前述の従来技術で必要とした19320ビットより相当節約することができたことは明らかとなつた。

【0056】次に、本発明の第2実施例によるインターリープ装置につき図2、5、6、8、11を参照して説明する。図2は本発明の第2実施例によるインターリープ装置の構成を示す構成図、図8は本第2実施例のインターリープ処理に使用するアドレスメモリのデータ格納

状態を示す構成図、図11はプログラムメモリに格納された本第2実施例のインターリープ処理に使用するプログラムの例を示す図である。尚、図5及び図6については、前述の第1実施例のものと同一である。

【0057】図2において、100～188は図1に示したものと同じものである。220はデータメモリ100にインターリープ処理後のデータを書込む際に使用する相対的番地情報（格納先番地の相対的に変化する部分、すなわち、後述のポインタ240からの増分値）、及びビット位置情報123を保持するアドレスメモリ、221はアドレスメモリ220にアクセス番地を与えるポインタ、222はアドレスメモリ220から出力する相対的番地情報、240はデータメモリ100にインターリープ処理後のデータを書込む各番地に共通の部分からなる基準値又は基準番地を保持するポインタ、242は相対的番地情報222とポインタ240からの基準値とを加算し、データメモリ100にインターリープ処理後のデータを書込む際に使用する番地情報をポインタ124に出力する加算器である。

【0058】以下、上記のように構成された本実施例のインターリープ装置において、インターリープを実行する場合の動作について説明する。以下で示すインターリープ処理動作は、例えば、データメモリ100に図5に示した状態で格納されているインターリープ処理前のデータを図6に示すように並べかえるものとし、図5に示すように、インターリープ処理前のデータD1乃至DNtは0番地を先頭番地として最下位ビットから最上位ビットまで順に格納されており、又、データメモリ100及びレジスタ170は16ビット（Nd=16）で構成されるという条件の下で行われるものと仮定する。

【0059】アドレスメモリ220には、インターリープ処理前のデータ・ビットD1～DNtそれぞれに対するインターリープ処理後のデータのデータメモリ100に対する格納先である番地の相対的に変化する部分のみ（以下、相対的番地と呼ぶ）とそのビット位置とが相対的0番地から順に格納されている。本例では、図8に示すように、番地データ（0、2、1、…）及びそれに対応するビット位置データ（15、1、7、…）がそこに示すような形式で格納されている。また、ポインタ221には、予め0が格納されており、ポインタ240には、データメモリ100にインターリープ処理後のデータを書込む際の基準となる基準値（例えば、最初の番地、本例では100番地）が格納されている。

【0060】プログラムメモリ180には、図11に示すプログラムが格納されており、その動作が図10に示したものと異なるのは以下の点である。すなわち、図10に示す第1実施例においては、n番地及びn+4番地において、ポインタ121で指定されたアドレスメモリ120のその番地からデータを読み出し、番地データ122をポインタ124に格納するようにしたが、本実施例

では、それに代わる動作として、アドレスメモリ220のポインタ221で指定した番地からそのデータを読み出し、その中の相対的番地情報222とポインタ240の基準値（本例では100）とを加算器242において加算し、その結果をポインタ124に格納するようにした点が異なる。

【0061】これにより、アドレスメモリ220で保持するべき番地情報をポインタ240からの基準値を差引いた相対的な値と/orすることができ、アドレスメモリ220の記憶領域をさらに小さくすることができる。

【0062】尚、第1及び第2の実施例において、インターリープ処理前のデータを最下位ビットから順に並べたが、これは最上位ビットからでもよい。このとき、シフタ165は上位に1ビットシフトすることになり、ラッチ167のフラグはシフタ165の出力の最上位ビットを保持することになる。また、インターリープ処理後のデータ格納の配列は任意でよいことはいうまでもない。

【0063】

【発明の効果】本発明は、以上説明したように構成し、特に、インターリープ処理後のデータの記憶域に対する番地データとそのデータのインターリープ処理後のビットの位置を指定するビット位置情報を記憶する記憶手段を設け、その番地データとビット位置情報とによりインターリープ処理後のデータの番地とビット位置とを個々に任意指定することができるようとしたことにより、インターリープ処理前のデータの全域にインターリープ処理前のビットを記憶すると共に、該インターリープ処理前のデータを同一プログラムの反復で番地指定可能にしたことによって、小さい記憶領域（小回路規模）のプログラムメモリ、及び小さいデータメモリの使用でよいため、インターリープに使用するべきメモリ領域を大幅に削減することができる。更に、本発明は、以上説明したように構成し、特に、インターリープ処理後のデータの記憶域に対する番地データを全番地に共通の基準値と各番地に固有な各番地の変化分（相対的番地）とを加算して生成するよう構成し、相対的番地のみをアドレスメモリに記憶するようにしたことにより、更に相対的番地の記憶域を削減することができる。

【図面の簡単な説明】

【図1】本発明の第1実施例によるインターリープ装置の構成図

【図2】本発明の第2実施例によるインターリープ装置の構成図

【図3】従来のインターリープ装置の構成図

【図4】従来技術で使用するインターリープ処理前のデータの格納状態を示す図

【図5】本発明で使用可能なインターリープ処理前のデータの格納状態を示す図

【図6】インターリープ処理後のデータの格納状態を示す図

50

15

す図

【図7】本発明の第1実施例で使用するアドレスメモリのデータの格納状態を示す図

【図8】本発明の第2実施例で使用するアドレスメモリのデータの格納状態を示す図

【図9】従来のプログラムの例を示す図

【図10】本発明の第1実施例で使用するプログラムの例を示す図

【図11】本発明の第2実施例で使用するプログラムの例を示す図

【符号の説明】

100 データメモリ

110, 121, 124 ポインタ

120 アドレスメモリ

170 レジスター

122 番地データ

1 2 3 ビット位

130 制御装

1.3.2 データ

10	1 5 0	マルチプレクサ
	1 6 0	論理演算器
	1 6 5	シフタ
	1 6 7	ラッチ
	1 8 0	プログラムメモリ
	1 8 2	デコーダ
	1 8 6	制御部
	2 2 0	アドレスメモリ
	2 2 1	ポインタ
10	2 2 2	相対的番地情報
	2 4 0	ポインタ
	2 4 2	加算器
	3 0 0	データメモリ
	3 2 4	ポインタ
	3 4 0	シフタ
	3 4 2	レジスタ
	3 6 0	論理演算器
	3 7 0	レジスタ
	3 8 0	プログラムメモリ
20	3 8 2	デコーダ

[図4]

番地	最高位 ビット	最低位 ビット
0		D1
1		D2
2		D3
⋮		⋮
⋮		⋮
16		D17
⋮		⋮
⋮		⋮
N-1		D N-1

[圖 6]

番地	15	14	7	1	0	ビット 位置
100	D1	D1T	· · · · ·			
101	· · ·		D3	· · · ·		
102		· · ·			D2	·
·			·			
·			·			
·			·			

[図5]

番地	最上位 ビット		最下位 ビット			
	D16	D3	D2	D1	
0						
1				D18	D17
⋮			⋮			
⋮			⋮			
	DNt				


[図7]

音地	音地データ		ビット位置データ
	1	0	
0	1	0	0
1	1	0	1
2	1	0	7
3	0		0
4	0		0
5	0		0
6	1	0	0
7	0		0


[図 8]

番地	荷地データ	ビット位置データ
0	0	15
1	2	1
2	1	7
...
...
...


【図1】



【図2】



【図3】



【図9】

番地	処理手順
n	レジスタ370 ← データメモリ300 (ポインタ324の番地)
n+1	レジスタ342 ← シフトビット数
n+2	レジスタ370 ← レジスタ370と (データメモリ300 (0番地) をシフト) の論理和
n+3	レジスタ342 ← シフトビット数
n+4	レジスタ370 ← レジスタ370と (データメモリ300 (17番地) をシフト) の論理和
⋮	⋮
n+m	データメモリ300 (ポインタ324の番地) ← レジスタ370 ポインタ324 ← ポインタ324+1

【図10】

番地	処理手順
n	$r_1 \leftarrow$ データメモリ100 (ポインタ110の番地) ポインタ124 \leftarrow 番地データ122 ポインタ110 \leftarrow ポインタ110+1
n+1	繰返し回数 (Nd-1) の設定
n+2	インターリーブ格納命令 • $r_0 \leftarrow$ データメモリ100 (ポインタ124の番地) の 特定ビットのラッチ167にフラグをセット • レジスタ121 \leftarrow レジスタ121+1
n+3	データメモリ100 (ポインタ124の番地) $\leftarrow r_0$
n+4	$r_1 \leftarrow r_1$ を下位側に1ビットシフト ポインタ124 \leftarrow 番地データ122 n+2番地に戻る
n+5	n番地に戻る

【図11】

番地	処理手順
n	$r_1 \leftarrow$ データメモリ100 (ポインタ110の番地) ポインタ124 \leftarrow 相対的番地データ222+ポインタ240 ポインタ110 \leftarrow ポインタ110+1
n+1	繰返し回数 (Nd-1) の設定
n+2	インターリーブ格納命令 • $r_0 \leftarrow$ データメモリ100 (ポインタ124の番地) の 特定ビットのラッチ167にフラグをセット • レジスタ121 \leftarrow レジスタ121+1
n+3	データメモリ100 (ポインタ124の番地) $\leftarrow r_0$
n+4	$r_1 \leftarrow r_1$ を下位側に1ビットシフト ポインタ124 \leftarrow 相対的番地データ222+ポインタ240 n+2番地に戻る
n+5	n番地に戻る

フロントページの続き

(56)参考文献 特開 昭61-282933 (JP, A)
特開 平2-253339 (JP, A)
特開 昭56-107655 (JP, A)
特開 平4-279934 (JP, A)
特開 昭61-276043 (JP, A)
特開 昭61-86850 (JP, A)
特開 平2-306339 (JP, A)
特開 平1-217528 (JP, A)
特開 昭61-9725 (JP, A)
特開 平5-6303 (JP, A)

(58)調査した分野(Int.Cl. 7, DB名)

C06F 9/30 - 9/355

C06F 9/40 - 9/42

*** NOTICES ***

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] Interleave equipment characterized by providing the following The 1st storage means including a data storage region before interleave processing, and a data storage region after interleave processing Address information on a data storage region after said interleave processing The 2nd storage means which memorizes bit-position information on a bit after interleave processing of this data A bit distinction means to distinguish a condition of a bit of wishing an interleave of data before said interleave processing, Data after interleave processing read from said 1st storage means based on said address information, An operation means to perform actuation of a set or reset for a bit of a location specified using said bit-position information over this data according to an output of said bit distinction means, and a write-in means which writes an output of said operation means in a data storage region after said interleave processing

[Claim 2] It is interleave equipment according to claim 1 characterized by for address information on storage for said 2nd storage means to be relative address information, and for said interleave equipment to contain the adder which adds a pointer including a reference value which constitutes said address information in collaboration with said relative address information further, and said relative address information and said reference value, and outputs said address information on a data storage region after said interleave processing.

[Claim 3] An interleave method characterized by providing the following A data storage region before interleave processing and a data storage region after interleave processing are prepared, and it is the address information on a data storage region after said interleave processing. Bit-position information on a bit after interleave processing of this data is set up beforehand. Take out a bit which wishes an interleave of data before said interleave processing one by one, and the condition is distinguished. Data after interleave processing read based on said address information, A bit of a location specified using said bit-position information over this data is set as a value corresponding to a condition of said distinguished bit. Each production process which memorizes again data set as a value corresponding to the condition that a bit of said specified location is said distinguished bit to a storage area specified for said address information

[Claim 4] Said address information is the interleave method according to claim 3 characterized by consisting of a reference value which constitutes said address information in collaboration with relative address information and this relative address information.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the interleave equipment which performs interleave processing of transmit data.

[0002]

[Description of the Prior Art] When applying a digital-signal-processing processor (it calls for short Following DSP) to the communication link field in recent years, it is made to perform interleave processing as one of the processings to transmit data. This interleave processing is processing which rearranges the bit string put in order by sequence **** based on a certain fixed regulation.

[0003] Interleave processing in DSP is performed by the following procedures, for example. It calculates an OR with the memory data of the specific address (for example, Ath street) which considers interleave processing as the data which only the specific number of bits shifted the data put in order by sequence **** which should be interleaved, and was shifted [data] in read-out from memory, and its data, and is stored, stores the count result in the Ath street of memory, and is performed. Interleave processing is completed when only the number of the bits of transmit data repeats this procedure.

[0004] Hereafter, according to drawing 3, the configuration is explained about the interleave equipment by the above-mentioned conventional technology. Drawing 3 is the block diagram showing the configuration of conventional interleave equipment.

[0005] In drawing 3, 300 before the interleave processing which consists of one word or two or more words which consist of Nd bits (Nd is a positive integer, 16 [for example,]) per word Or the data storage region which should be processed, Data or data which should be processed (it has the already interleaved bit) after interleave processing Furthermore, data memory including the storage area containing what should be continued and interleaved, The pointer holding the address with which 324 specifies the access address of data memory 300, and the data after interleave processing is stored, 340 is a shifter which shifts only the number of bits which inputs the data after the interleave processing read from data memory 300, and shows it with the below-mentioned register 342.

[0006] Furthermore, the register which supplies the number which is the bit to which a shifter 340 shifts 342, The logical operation machine which inputs and carries out logical operation of the data which 360 was read from the data and data memory 300 which were outputted from the below-mentioned register 370, and was shifted by the shifter 340, The register which 370 consists of Nd bits (Nd is a positive integer, 16 [for example,]), and inputs data from the logical operation machine 360 or data memory 300, the program memory which stores the program which performs 380 here, the decoder which decodes the instruction with which 382 was read from program memory 380, and the control signal with which 384 controls actuation of the logical operation machine 360 — it comes out.

[0007] The actuation which performs interleave processing with the interleave equipment constituted as mentioned above hereafter according to drawing 3, drawing 4, drawing 6, and drawing 9 is explained. Here, drawing 4 is the block diagram showing the storing condition of the data before the **** interleave processing which should be interleaved by the conventional interleave processing. Drawing 6 is the block diagram showing the storing condition of the data after interleave processing by interleave processing. Drawing 9 is drawing showing the example of the conventional program stored in program memory. In addition, it mentioned above about drawing 3.

[0008] As the interleave processing explained below shall rearrange the data before the interleave processing stored in data memory 300 in the condition which showed in drawing 4 as shown in drawing 6, and it shows it to drawing 4 The data D1 before interleave processing thru/or D_n are stored in the least significant bit sequentially from the 0th street. Moreover, 0 is already stored in the field of data memory 300 shown in drawing 6 as initial value, and data memory 300 and a register 370 are assumed to be what is performed under the conditions of a 16-bit (Nd=16) configuration.

[0009] On the other hand, as a program is shown in drawing 9, it shall be stored in each address (n-n+m) of program memory 380, and the processing shall be performed according to the order of an address. Hereafter, the procedure is explained in order of an address.

[0010] Data is stored in the read-out register 370 from the address specified with the pointer 324 (100 is beforehand stored in the pointer 324) of the [380:n-th program memory] data memory 300 (beforehand initialized by 0.....0).

[0011] The number of bits shifted to the [380:n+1st program memory] register 342 by the shifter 340 is set up. In this example, since the data D1 stored in the 0th street of data memory 300 is stored in the bit 15 of a register 370 as shown in drawing 4 at first, the shift number of bits 15 is set up.

[0012] The 0th data'0 of the [380:n+2nd program memory] data memory 300 Only the shift number of bits '15' currently held [read-out and there] at the register 342 at the shifter 340 shifts 0D1' to a high order side, and it is sent to the logical operation machine 360. Then, the OR (Or) of the data 'D 10.....0' and the data ('0.....0' stored beforehand) from a register which were shifted to 15 bit positions is calculated, and the data 'D 10.....0' of the result is stored in a register 370. Thereby, D1 was storable in the bit 15 of a register 370 (other bit positions are all 0).

[0013] The interleave processing after it as well as the above can advance a program, can add a bit, and can perform interleave processing. That is, also in the n+3rd programs of the degree in program memory 380, and the n+4th street, the n+1st programs [n+2nd] and similar actuation are performed. However, interleave processing which stores in the 100th next bit position of D1 of data memory 300 (bit position 14) the bit D17 stored in the 16th street of data memory 300 will be performed here.

[0014] In fact, since the data 'D 10.....0' of the last result of an operation is stored in the register 370, it takes it out and inserts it in one input of the logical operation machine 360. On the other hand, in read-out and a shifter 340, the 14 bit positions of data bits D17 (stored in the bit position 0) stored in the 16th street of data memory 300 are shifted to a high order, and it inserts in the input of another side of the logical operation machine 360. OR'D1 D17 0 of the logical operation machine 360 to both input data It replaces with the data 'D 10.....0' which 0' was outputted, stored it in the register 370, and was stored before. In this interleave processing, when a bit D17 is 0 and 'D 10.....0' and a bit D17 are 1, it is set to 'D 11.....0'. Of course, the value of D1 is also 0 or 1.

[0015] After carrying out Nd time (this example 16 times) activation of the same actuation as the $n+3$ rd program manipulation [$n+4$ th] explained above and ending the $n+31$ st program manipulation [$n+32$ nd] finally, all the bits of a register 370 are completed.

[0016] It stores in the address (100th street) which specified the completed 16-bit data which is stored in the [program memory 380: $n+m$ address] register 370 with the pointer 324 of data memory 300, and is 1 ***** (not shown [the increment device of a pointer 324]) about the value of a pointer 324. By this, data (16 bits) after interleave processing is completed is able to be stored in the address (100th street) specified with the pointer 324 of data memory 300.

[0017] Henceforth, interleave processing is completed from the n -th street of program memory by performing the same processing as a $n+m$ address similarly less than about the 101st address of data memory 300. (For example, the above-mentioned processing can be performed by the instruction set shown in "6 or 99,104 pages (***** of MN1901/MN1909 user's manuals", and the hardware configuration).

[0018]

[Problem(s) to be Solved by the Invention] However, when interleave processing is performed with the above configurations, a very big storage region is needed for program memory 380 and data memory 300. Namely, it sets to program memory 380. The shift number of bits to the register 342 which is $n+1$ st the $n+2$ nd 2 ordering, and is used (in the above-mentioned example) Assignment of the address which should be read from 14 and data memory 300 to 15 and a degree at first (in the above-mentioned example) At first, to the 0th degree, for every data which should be interleaved, since the 16th street is the value of a proper, it cannot perform addressing which should be performed for every program by loop processing (repeat processing). Therefore, since the loop processing of the program cannot be carried out, the amount of the program memory 380 used must perform the data which should interleave the instruction equivalent to the $n+1$ st instructions [$n+2$ nd] by the number (Nt individual) in one interleave processing (as opposed to the data of Nt individual). Therefore, a program needs to describe only $2xNt$ language (one word is nickel bit at this example as follows). (In this example, although the first storing address in the data memory 300 of the data after interleave processing was made into the 100th street, when referred to as $Nt=230$, it must be considered as 230th henceforth.) [0019] Moreover, since two instructions equivalent to the n -th $n+m$ address shown in drawing 9 are executed once for every Nd time, it is necessary to carry out Nt/Nd individual description. Therefore, if the number of bits per word of program memory 380 is made into nickel (nickel is positive integer) bit, use memory must be secured as a whole ($2xNt+2xNt/Nd$) for interleave processing of the field of xnickel bit. Moreover, in data memory 300, the field (drawing 4) of a $Nt \times Nd$ bit must be secured as a data storage field before interleave processing. Therefore, as a whole, when $Nt=230$, $Nd=16$, and nickel=32, in 15640 bits and data memory 300, 19320 bits is needed [by 3680 bits and the whole] in program memory 380.

[0020] Thus, when interleave processing was performed with the above configurations, there was a problem that program memory 380 and the circuit scale of data memory 300 increased very much.

[0021] This invention was made in view of the above-mentioned problem, and aims at offering the interleave equipment which reduced sharply the storage region which the program memory and data memory which memorize the program and data of interleave processing required for activation occupy.

[0022]

[Means for Solving the Problem] The 1st storage means which includes a data storage region before interleave processing, and a data storage region after interleave processing in order that interleave equipment by this invention may solve the above-mentioned problem. The 2nd storage means which memorizes address information on a data storage region after interleave processing, and bit-position information on a bit after interleave processing of this data. A bit distinction means to distinguish a condition of a bit of wishing an interleave of data before interleave processing. Data after interleave processing read from the 1st storage means based on address information. An operation means to perform actuation of a set or reset for a bit of a location specified using bit-position information over this data according to an output of a bit distinction means, [0023] characterized by having a write-in means which writes an output of an operation means in a data storage region after interleave processing. In order that interleave equipment by this invention may solve the further above-mentioned problem, address information memorized by the 2nd storage means is made into relative address information. Interleave equipment Furthermore, a pointer including a reference value which constitutes address information in collaboration with relative address information. It is characterized by including an adder which outputs address information which adds relative address information from the 2nd storage means, and a reference value from a pointer, and specifies an address of a data storage region after interleave processing.

[0024] In order that an interleave method by this invention may solve the above-mentioned problem, a data storage region before interleave processing and a data storage region after interleave processing are prepared. Address information on a data storage region after interleave processing, Bit-position information on a bit after interleave processing of this data is set up beforehand. Take out a bit which wishes an interleave of data before interleave processing one by one, and the condition is distinguished. It is set as a value corresponding to a bit condition that a bit of a location specified using bit-position information over this data of data after interleave processing read based on address information was distinguished. It is characterized by including each production process which memorizes again data set as a value corresponding to the condition that a bit of a specified location was distinguished and of being a bit to a storage area specified for address information.

[0025] An interleave method by this invention is characterized by constituting address information with a reference value which constitutes address information in collaboration with relative address information and this relative address information in order to solve the further above-mentioned problem.

[0026]

[Function] The interleave equipment and the interleave method by this invention A storage means to memorize the bit-position information which specifies the location of the bit after interleave processing of the address information over the data storage region after interleave processing and its data is established. By having enabled it to carry out arbitration assignment of the address and the bit position of data after interleave processing separately using the address information and bit-position information. While the bit before interleave processing is memorizable to all the bit positions of the data before interleave processing, addressing of the data before this interleave processing can be made possible repeatedly [of the same program], and the memory areas used for an interleave can be reduced sharply.

[0027] The interleave equipment and the interleave method by this invention can reduce the storage areas of a relative address further by adding a reference value common to all addresses, and a relative address peculiar to each address, and having generated the address information over the data storage region after interleave processing.

[0028]

[Example] Hereafter, the example of this invention is explained to details with reference to an accompanying drawing. First, based on drawing 1, and 5, 6, 7 and 10, the interleave equipment by the first example of this invention is explained to details. Drawing 1 is the block diagram showing the configuration of the interleave equipment by the 1st example of this invention.

[0029] In drawing 1, 100 is Nd bit (Nd is positive integer, 16 [for example,]) configuration per word. The pointer holding the

address specified in order that the data memory which consists of two or more words, and 110 may read the data before interleave processing from data memory 100. The address memory holding the address data and bit-position information which are specified in case 120 writes in the data after interleave processing to data memory 100. The pointer with which 121 specifies the access address of the address memory 120. The address data which outputs 122 from the address memory 120, the bit-position information which outputs 123 from the address memory 120, and 124 are pointers which hold the address data 122 and give the storing address of the data after interleave processing to data memory 100.

[0030] When 130 is a control unit which inputs the flag memorized by the bit-position information 123 and the below-mentioned latch 167 and the below-mentioned flag (latch's 167 value) is 0 The below-mentioned data 132 (for example, '01 that the bit position specified for the bit-position information 123 is 15) with which only the bit shown using the bit-position information 123 made all other bits the value 1 with the value 0 1' -- becoming -- when a flag is 0, the control signal 134 which controls actuation of the logical operation machine 160 to make an AND (and) calculate is outputted to a control section 186, at the same time it outputs to one input of the below-mentioned logical operation machine 160.

[0031] Moreover, a control unit 130 is the below-mentioned data 132 (for example, '10 that the specified bit position is 15 as mentioned above) with which only the bit shown using the bit-position information 123 is a value 1, and made all other bits the value 0 when the below-mentioned flag (latch's 167 value) was 1. '0' -- becoming -- when a flag is 0 at the same time it outputs to one input of the below-mentioned logical operation machine 160, the control signal 134 which controls actuation of the logical operation machine 160 to make an OR (Or) calculate is outputted to a control section 186.

[0032] Furthermore, the data which outputs 132 to the logical operation machine 160 from a control unit 130 (above-mentioned), The control signal to which the control signal 188 which gives directions of whether 134 is outputted to a control section 186 from a control unit 130, and performs an AND to the logical operation machine 160 or to perform an OR is made to output from a control section 186, 150 inputs the data from the below-mentioned register 170, and the output data of data memory 100. the multiplexer which chooses either and is outputted to the input of another side of the logical operation machine 160, and 160 -- data 132 and the output data from a multiplexer 150 -- inputting -- a control signal 188 -- answering -- an AND -- or it is the logical operation machine which calculates an OR.

[0033] Furthermore, 165 carries out 1 bit shift of the output data of the logical operation machine 160 to a low order side. The shifter which outputs the result shifted to the below-mentioned register 170, and outputs the least significant bit to latch 167, The latch for whom 167 holds the least significant bit (flag) of the output data of a shifter 165, 170 is a register which consists of two words, r0 and r1, consists of Nd bits (Nd is a positive integer, 16 [for example,]) per word, inputs the output data from a shifter 165, and outputs it to data memory 100 and a multiplexer 150.

[0034] The program memory in which 180 stores the program for interleave processing (for example, shown in drawing 10 and 11), The decoder which decodes the instruction with which 182 was read from program memory 180. The control signal with which 184 is outputted to a control section 186 from a decoder 182, and 186 input a control signal 184 and a control signal 134. They are the control section which controls actuation of the logical operation machine 160, and the control signal which 188 answers the input of a control signal 134, outputs it to the logical operation machine 160 from a control section 186, and controls the count (an AND or OR).

[0035] Moreover, in drawing 1 , a pointer 110, a multiplexer 150, the logical operation machine 160, a shifter 165, a register 170, and latch 167 constitute a bit distinction means, a control unit 130, data 132, a control signal 134, a multiplexer 150, the logical operation machine 160, a control section 186, and a control signal 188 constitute an operation means, and a register 170 and data memory 100 constitute the write-in means.

[0036] Hereafter, in the interleave equipment by **** 1 example constituted as mentioned above, the actuation which performs interleave processing is explained using others, drawing 5 or drawing 7 , and drawing 10 . [drawing 1] Drawing 5 is the block diagram showing the storing condition of the data before the interleave processing by this invention. Drawing 6 is the block diagram showing the storing condition of the data after interleave processing. Drawing 7 is the block diagram showing the data storage condition of the address memory used for interleave processing of **** 1 example. Drawing 10 is drawing showing the example of the program used for interleave processing of **** 1 example stored in program memory. In addition, it mentioned above about drawing 1 .

[0037] The interleave processing actuation shown below shall rearrange the data before the interleave processing stored in data memory 100 in the condition which showed in drawing 5 , as shown in drawing 6 . The data D1 before interleave processing thru/or DNt As shown in drawing 5 , it is stored in order from the least significant bit to the most significant bit by making the 0th street into a head address, and data memory 100 and a register 170 are assumed to be what is performed under the conditions of consisting of 16 bits (Nd=16).

[0038] The storing first-move ground to the data memory 100 of the data after the interleave processing to the data bit D1 before interleave processing -- each DNt and its bit position are stored in the address memory 120 in format as shown in drawing 7 sequentially from the 0th street at this example. Moreover, 0 shall be beforehand stored in a pointer 121.

[0039] The program shown in drawing 10 is stored in program memory 180. Hereafter, according to the address of the program memory 180, the procedure of processing is explained to order from the n-th street.

[0040] The data of the address (0th street) of the data memory 100 specified by the [180:n-th program memory] pointer 110 is stored in 170 register 1 via a multiplexer 150, the logical operation machine 160, and a shifter 165, and the least significant bit (D1) is stored in latch 167 at coincidence. Furthermore, the data of the address (it is the 0th street at first) of the address memory 120 specified with the pointer 121 is read, and the address data 122 is stored in a pointer 124. According to the address data twisted to this example, since the first time specified the 0th street of the address memory 120, the value of a pointer 124 is set to 100 (drawing 7). 1 increment of the value of a pointer 110 is carried out to it and coincidence (the increment device of a pointer 110 is not shown in drawing).

[0041] The [180:n+1st program memory] In this example, since the count which repeats processing of the program shown in the n+2 to n+4th street processes for every word, it sets up 'Nd-1=15'. In addition, the device of repeat activation of processing is not shown in drawing.

[0042] The [180:n+2nd program memory] interleave store instruction is executed. Latch's 167 value (if it is D 1= 0 and is 0 and D 1= 1 as follows in this example 1) is set to the appointed bit position of the data of an address (this example 100th street) specified with the pointer 124 of data memory 100, and this instruction stores in 170 register 0, and carries out 1 increment of the pointer 121 to coincidence (set to 101). That is, if this instruction is read from program memory 180, it will decode by the decoder 182 and the control signal 184 which controls activation of an interleave store instruction will be outputted.

[0043] On the other hand, a control unit 130 outputs data 132 and a control signal 134 which are described below. That is, when latch's 167 value (D1) is 0, the bit of the bit position (by this example, as shown in drawing 7 , the bit position 15 is specified by the 0th street) specified for the bit-position information 123 is set to 0, and the data 132 which set all other bits as 1 is outputted. It is shown by x '7FFF'. (It is shown that x is a hexadecimal, 7 shows 0111 and F shows 1111) . The control signal 134 controlled

to make coincidence calculate an AND in the logical operation machine 160 is outputted to a control section 186.

[0044] Similarly, when latch's 167 value (D1) is 1, the bit of the bit position (it is 15 as well as the above) specified for the bit-position information 123 is set to 1, and the data 132 which set all other bits as 0 is outputted. Therefore, it is set to x '8000' in this case. (Like the above, 8 shows 1000 and 0 shows 0000). The control signal 134 controlled to make coincidence calculate an OR to the logical operation machine 160 is outputted to a control section 186.

[0045] Based on control of the control signal 184 from program memory 180, a control section 186 answers a control signal 134 as mentioned above, and outputs the control signal 188 controlled to make an AND or an OR calculate to the logical operation machine 160.

[0046] The logical operation machine 160 inputs the 100th data (in this example, it begins from the 100th street at first) (they are the contents unquestioned or unknown 'xx....x' at first) and data 132 (011...1 or 100...0) of data memory 100 which were specified with the pointer 124, performs count (an AND or OR) controlled by the control signal 188, and stores the result in r0.

[0047] Namely, in this example, when D1 is 0, an AND with the contents x '7FFF' (01....1) of the data 'xx....x' of the address (100th street) of data memory 100 and data 132 specified with the pointer 124 is calculated. When D1 is 1, an OR with the data 'the contents x'8000 of xx....x' and data 132' (10....0) of the address (100th street) of the data memory 100 specified with the pointer 124 is calculated. By this, D1 is able to store in the predetermined bit position. Here, 1 increment of the pointer 121 is carried out, the 1st street of the address memory 120 is specified, and it prepares for the next processing (not shown [the increment device of a pointer 121].

[0048] The data stored in 170 registerr0 is stored in the address (100th street) of the data memory 100 specified with the [180:n+3rd program memory] pointer 124. It means that the interleave processing to 1 bit (D1) of the bit position 0 (drawing 5) of the data stored in the 0th street of data memory 100 was completed by this.

[0049] The data (this example D16, ..., 'D3, D2, D1') stored in the 170 [180:n+4th program memory] registerr1 is stored in a shifter 165 through a multiplexer 150 and the logical operation machine 160, 1 bit is shifted to a low order side there, and the following bit D2 is arranged to the right end. While the result is again stored in r1, the least significant bit (D2) is stored in latch 167 as a flag.

[0050] Then, the data (as shown in the 1st street of drawing 7 , it is address data =102 and bit-position data =1) of the address (increment was carried out to the 1st street by the above) of the address memory 120 specified with the pointer 121 is stored in read-out like the above-mentioned, and the address data 122 is stored in a pointer 124. Therefore, the value of a pointer 124 is set to 102 by current. Then, it returns to the head address (the n+2nd street) of repetitive operation. henceforth, the n+2nd street to the n+4th street — Nd- interleave processing to the data of D1-DNt (D16) can be performed by things 1 (= 15) *****. A program progresses to n+5 of program memory 180 after the termination.

[0051] The [180:n+5th program memory] It branches to the n-th street, the address of data memory 100 with which the data which should be interleaved next there is stored is specified, and processing of the same count as the above is repeated (in this example, last time, 1st increment has already been carried out and the 1st street is specified).

[0052] Next, it explains how the bit D17 which should be interleaved is added to the data '0 xx....x' or '1 xx....x' (x is unquestioned or the unknown bit) (condition that only D1 is interleaved by the 100th street of drawing 6) interleaved above. As mentioned above, when the 1st street of data memory 100 is specified with a pointer 110, while data (...., and 'D18, D17') as shown in the 1st street of drawing 5 is read by the n-th street of program memory 180 and it is stored in 170 registerr1 return and there at it, the least significant bit D17 (0 or 1) is stored in latch 167 as a flag.

[0053] Next, program memory 180 is advanced to the n+2nd street, the 16th street of the address memory 120 by assignment of a pointer 121 is specified, and it is the address information (in this example). Read-out and a pointer 124 are minded for address data (100) and bit-position data (14). The 100th data ('D1 xx....x' interleaved last time is stored) of data memory 100 Read-out, In the logical operation machine 160, an AND is carried out, last time similarly, when a bit D17 is 0, with '1011....1', when a bit D17 is 1, an OR is carried out to '0100....0', and the result is stored in 170 registerr0. Thus, the data stored in 170 registerr0 serves as 'D1 1 xx....x', when a bit D17 is 0 and 'D1 0 xx....x' and a bit D17 are 1 (of course, this value of D1 is 0 or 1). A program can be hereafter advanced like the above-mentioned, a bit can be added, and an interleave can be performed.

[0054] The above procedure explained how interleave processing would be performed to the data D1-DNt before interleave processing. Next, the size of the storage region of the various memory needed in that case is explained. That is, since it becomes the repeat of the six above-mentioned step about program memory 180, about Nt bit and the address memory 120, it becomes [data memory / 100 / a 6nickel bit (nickel is the number of bits of one word of program memory 180 and nickel is a positive integer), and] a NtxNa bit (Na is the number of bits of one word of the address memory 120, and Na is a positive integer).

[0055] For example, when Mr. field combination of the above-mentioned conventional technology, Nt=230, Nd=16, nickel=32, and Na=12, program memory 180 is needed nickelx6=32x6=192 bit, and Nt=230 bit, and NtxNa=320x 12= 2760 bits of address memory 120 are needed for data memory 100. Therefore, by all memory, 3182 bits is needed. It became clear that considerable saving of this invention was able to be carried out from 19320 bits needed with the above-mentioned conventional technology so that this number of bits might show.

[0056] Next, with reference to drawing 2 , and 5, 6, 8 and 11, it explains per [by the 2nd example of this invention] interleave equipment. The block diagram showing the configuration of interleave equipment according [drawing 2] to the 2nd example of this invention, the block diagram showing the data storage condition of the address memory which uses drawing 8 for interleave processing of **** 2 example, and drawing 11 are drawings showing the example of the program used for interleave processing of **** 2 example stored in program memory. In addition, about drawing 5 and drawing 6 , it is the same as that of the thing of the 1st above-mentioned example.

[0057] In drawing 2 , 100-188 are the same as what was shown in drawing 1 . the relative address information (the portion which changes relatively [the storing first-move ground] --) used in case 220 writes the data after interleave processing in data memory 100 Namely, the address memory holding the below-mentioned delta value and the below-mentioned bit-position information 123 from a pointer 240, The pointer with which 221 gives an access address to the address memory 220, the relative address information which outputs 222 from the address memory 220, The pointer holding the reference value or criteria address which consists of a portion common to each address with which 240 writes the data after interleave processing in data memory 100, 242 is an adder which outputs the address information used in case the relative address information 222 and the reference value from a pointer 240 are added and the data after interleave processing is written in data memory 100 to a pointer 124.

[0058] Hereafter, in the interleave equipment of this example constituted as mentioned above, the actuation in the case of performing an interleave is explained. As the interleave processing actuation shown below shall rearrange the data before the interleave processing stored in data memory 100 in the condition which showed in drawing 5 as shown in drawing 6 , and it shows it to drawing 5 The data D1 before interleave processing thru/or DNt make the 0th street a head address, and it is stored in order from the least significant bit to the most significant bit, and data memory 100 and a register 170 are assumed to be what is performed under the conditions of consisting of 16 bits (Nd=16).

[0059] the address memory 220 — the data bits D1-DNt before interleave processing — (it being hereafter called a relative

address) and its bit position of the portion which is alike, respectively and changes relatively [the address which is a storing place to the data memory 100 of the data after the receiving interleave processing] are relative -- it is stored sequentially from the 0th street. By this example, as shown in drawing 8, it is stored in format as address data (0, 2, 1, ...) and the bit-position data (15, 1, 7, ...) corresponding to it show there. Moreover, 0 is beforehand stored in the pointer 221 and the reference value (for example, the first address and this example 100th street) used as the criteria at the time of writing the data after interleave processing in data memory 100 is stored in the pointer 240.

[0060] The program shown in drawing 11 is stored in program memory 180, and it is the following points that the actuation differs from what was shown in drawing 10. Namely, although data was stored in read-out in the n-th street [n+4th] from the address of the address memory 120 specified with the pointer 121 in the 1st example shown in drawing 10 and the address data 122 was stored in the pointer 124 The data as actuation replaced with it from the address specified with the pointer 221 of the address memory 220 in this example Read-out, The relative address information 222 in it and the reference value (this example 100) of a pointer 240 are added in an adder 242, and it differs in that the result was stored in the pointer 124.

[0061] Address information which should be held by the address memory 220 can be made into the relative value which deducted the reference value from a pointer 240 by this, and the storage region of the address memory 220 can be made still smaller.

[0062] In addition, in the 1st and 2nd examples, although the data before interleave processing was arranged sequentially from the least significant bit, this is good even from the most significant bit. At this time, 1 bit shift of the shifter 165 will be carried out to a high order, and latch's 167 flag will hold the most significant bit of the output of a shifter 165. Moreover, the array of the data storage after interleave processing is arbitrary, and a good thing cannot be overemphasized.

[0063]

[Effect of the Invention] Constitute this invention, as explained above, and a storage means to memorize the bit-position information which specifies the location of the bit after interleave processing of the address data to the data storage region after interleave processing and its data especially is established. By having enabled it to carry out arbitration assignment of the address and the bit position of data after interleave processing separately using the address data and bit-position information While memorizing the bit before interleave processing throughout the data before interleave processing By having made possible addressing of the data before this interleave processing repeatedly [of the same program], since it is good at the program memory of a small storage region (small circuit scale), and use of small data memory, The memory areas which should be used for an interleave are sharply reducible. Furthermore, this invention can reduce the storage areas of a relative address further by constituting, as explained above, constituting so that a reference value common to all addresses and a changed part (relative address) of each address peculiar to each address may be added and the address data to the data storage region after interleave processing may be generated especially, and having memorized only the relative address in address memory.

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The block diagram of the interleave equipment by the 1st example of this invention
 [Drawing 2] The block diagram of the interleave equipment by the 2nd example of this invention
 [Drawing 3] The block diagram of conventional interleave equipment
 [Drawing 4] Drawing showing the storing condition of the data before the interleave processing used with the conventional technology
 [Drawing 5] Drawing showing the storing condition of the data before usable interleave processing by this invention
 [Drawing 6] Drawing showing the storing condition of the data after interleave processing
 [Drawing 7] Drawing showing the storing condition of the data of the address memory used in the 1st example of this invention
 [Drawing 8] Drawing showing the storing condition of the data of the address memory used in the 2nd example of this invention
 [Drawing 9] Drawing showing the example of the conventional program
 [Drawing 10] Drawing showing the example of the program used in the 1st example of this invention
 [Drawing 11] Drawing showing the example of the program used in the 2nd example of this invention

[Description of Notations]

100 Data Memory
 110,121,124 Pointer
 120 Address Memory
 170 Register
 122 Address Data
 123 Bit-Position Information
 130 Control Unit
 132 Data
 134,184,188 Control signal
 150 Multiplexer
 160 Logical Operation Machine
 165 Shifter
 167 Latch
 180 Program Memory
 182 Decoder
 186 Control Section
 220 Address Memory
 221 Pointer
 222 Relative Address Information
 240 Pointer
 242 Adder
 300 Data Memory
 324 Pointer
 340 Shifter
 342 Register
 360 Logical Operation Machine
 370 Register
 380 Program Memory
 382 Decoder

[Translation done.]


* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]





[Drawing 4]

アドレス	最高位 ビット	最下位 ビット
0	D1	
1	D2	
2	D3	
⋮	⋮	
16	D17	
⋮	⋮	
Nt-1		DNt

[Drawing 5]




[Drawing 2]



[Drawing 7]

番地データ		ビット位置データ
0	100	15
1	102	1
2	101	7
⋮	⋮	⋮
16	100	14
⋮	⋮	⋮

[Drawing 3]



[Drawing 8]

番地データ		ビット位置データ
0	0	15
1	2	1
2	1	7
⋮	⋮	⋮

[Drawing 9]

番地	処理手順
n	レジスタ 370 ← データメモリ 300 (ポインタ 324 の番地)
n + 1	レジスタ 342 ← シフトビット数
n + 2	レジスタ 370 ← レジスタ 370 と (データメモリ 300 (0 番地) をシフト) の論理和
n + 3	レジスタ 342 ← シフトビット数
n + 4	レジスタ 370 ← レジスタ 370 と (データメモリ 300 (17 番地) をシフト) の論理和
⋮	⋮

n+m	データメモリ 300 (ポインタ 324 の番地) ← レジスタ 370 ポインタ 324 ← ポインタ 324+1
-----	---

[Drawing 10]

番地	処理手順
n	r1 ← データメモリ 100 (ポインタ 110 の番地) ポインタ 124 ← 番地データ 122 ポインタ 110 ← ポインタ 110+1
n+1	繰返し回数 (Nd-1) の設定
n+2	インターリーブ格納命令 • r0 ← データメモリ 100 (ポインタ 124 の番地) の 特定ビットのラッチ 167 にフラグをセット • レジスタ 121 ← レジスタ 121+1
n+3	データメモリ 100 (ポインタ 124 の番地) ← r0
n+4	r1 ← r1 を下位側に 1 ビットシフト ポインタ 124 ← 番地データ 122 n+2 番地に戻る
n+5	n 番地に戻る

[Drawing 11]

番地	処理手順
n	r1 ← データメモリ 100 (ポインタ 110 の番地) ポインタ 124 ← 相対的番地データ 222+ポインタ 240 ポインタ 110 ← ポインタ 110+1
n+1	繰返し回数 (Nd-1) の設定
n+2	インターリーブ格納命令 • r0 ← データメモリ 100 (ポインタ 124 の番地) の 特定ビットのラッチ 167 にフラグをセット • レジスタ 121 ← レジスタ 121+1
n+3	データメモリ 100 (ポインタ 124 の番地) ← r0
n+4	r1 ← r1 を下位側に 1 ビットシフト ポインタ 124 ← 相対的番地データ 222+ポインタ 240 n+2 番地に戻る
n+5	n 番地に戻る

[Translation done.]